home *** CD-ROM | disk | FTP | other *** search
/ Internet E-Mail Workshop / Internet E-Mail Workshop.iso / referenc / vga_info / ahead.txt < prev    next >
Text File  |  1994-01-18  |  5KB  |  176 lines
  1.   Ahead V5000 version A & B.
  2.  
  3.   Allows up to four boards in one system.
  4.  
  5.  
  6. 103h (R/W):  Multiple Chip ID Register
  7. bit 0-3  Must match PowerUp register (3CEh index 1Fh bits 4-7).
  8.  
  9. 3C2h (W):  Misc Output Register
  10. bit   5  Bit 0 of bank register.         (Ahead A)
  11. Note: This register can be read at 3CCh.
  12.  
  13.  
  14. 3CEh index  Ch (R/W):  mode
  15. bit 0-1  Misc control. 0=standard text mode, 1=enable
  16.            8 simultaneous fonts  2&3 reserved.
  17.       2  Reserved
  18.       3  High speed sequencer enable
  19.       4  16 bit memory access enable
  20.       5  Enhanced mode enable
  21.     6-7  Emulation mode. 0=VGA, 1=EGA, 2=Hercules and 3=CGA
  22.  
  23. 3CEh index  Dh (R/W):  Segment            (Different for Ahead A and B)
  24. bit 0-2  (Ahead A) Bank No. bit 1-3
  25.                    Bit 0 is in 3C2h bit 5.
  26.     0-3  (Ahead B) Read Bank No.
  27.     4-7  (Ahead B) Write Bank No.
  28.  
  29. 3CEh index  Eh (R/W):  Clock
  30. bit 1-3  Reserved
  31.     4-7  Divide input clock 0-3 by 2.
  32.  
  33. 3CEh index  Fh (R/W):  Master Enable Register
  34. bit 0-3  Chip version number  (Read Only)
  35.          0=Ahead A, 1=Ahead B
  36.       5  Enable extended registers if set
  37.  
  38. 3CEh index 10h (R/W):  Trap
  39. bit   0  Enable CRTC access
  40.       1  Enable 6845 access
  41.       2  Enable CRTC access to cause trap
  42.       3  Enable 3B8h, 3BFh to cause trap
  43.       4  Enable 3D8h, 3D9h to cause trap
  44.       5  Enable 3Cxh to cause traps
  45.       7  Select 6845 as CRT controller
  46.  
  47. 3CEh index 11h (R/W):  Trap source
  48. bit   0  3Dxh
  49.       1  3B5h, 3D5h
  50.       2  3B8h, 3D8h
  51.       3  3D9h
  52.       4  3BFh
  53.       5  3Cxh
  54.     6-7  Reserved
  55.  
  56.  
  57. 3CEh index 12h (R/W):  Attribute
  58. bit 0-5  Reserved
  59.       6  Lock VGA internal palette
  60.       7  Enable CGA palette when in CGA mode
  61.  
  62. 3CEh index 13h (R/W):  Diagnostics
  63. bit 0-7  Reserved
  64.  
  65. 3CEh index 14h (R/W):  Lock
  66. bit   0  Lock Sync polarity in 3C2h bit 6,7.
  67.       1  Lock CRTC horizontal timing
  68.       2  Lock CRTC vertical timing
  69.       3  Lock CRTC index 9        !Hmm.
  70.       4  Lock CRTC index 9
  71.       5  Lock CRTC index 0Ah, 0Bh
  72.       6  Lock CRTC index 13h
  73.       7  Lock Clock select in 3C2h bit 2,3.
  74.  
  75. 3CEh index 15h (R):  3B8/3D8 Readback
  76. bit 0-7  Mono/CGA register 3B8h/3D8h readback value
  77.  
  78. 3CEh index 16h (R):  3BF/3D9 Readback
  79. bit 0-5  CGA Register 3D9h readback
  80.     6-7  Mono register 3BFh bit 0-1 Readback.
  81.  
  82. 3CEh index 17h (R/W):  Miscellaneous
  83. bit   0  Must be 1
  84.       1  Must be 0
  85.     2-7  Reserved
  86.  
  87. 3CEh index 1Ch (R/W):  CRTC Control
  88. bit 0-1  Bit 16-17 of CRTC start address
  89.     2-3  0=normal, 3=Interlaced, 1&2 reserved.
  90.  
  91. 3CEh index 1Dh (R/W):  Control
  92. bit 0-7  Reserved
  93.  
  94. 3CEh index 1Eh (R/W):  Scratch
  95. bit 0-7  Used by BIOS for flags
  96.  
  97. 3CEh index 1Fh (R):  PowerUp
  98. bit 0-1  Memory type. 0=2x44256 (256k), 1=4 or 16 x44256 (512K/2M),
  99.                       2=8 or 16 x4464 (256K or 512K), 3=8x44256 (1M)
  100.       2  0 for 24k BIOS, 1 for 32k BIOS.
  101.       3  16 bit BIOS
  102.     4-7  Multiple Chip ID
  103.           0= ID 0  BIOS Enabled, 1=ID 1  BIOS Enabled
  104.           2..15  ID 2..15  Bios Disabled.
  105.  
  106. 46E8h (R/W):  Setup Control Register
  107. bit   3  0 for VGA disabled, 1 for enabled
  108.       4  0 for Setup mode, 1 for normal mode.
  109.     5-7  Reserved
  110.  
  111.  
  112.  
  113.  
  114.  
  115.  
  116.   Bank switching:
  117.  
  118.   The Ahead A has one bank register with bit 0 in 3C2h bit 5 and
  119.   bits 1-3 in 3CEh index 0Dh.
  120.  
  121.   The Ahead B has separate read and write banks in register 3CEh index Dh.
  122.  
  123.  
  124.   Memory locations:
  125.  
  126.   $C000:$25  5 bytes  'AHEAD'
  127.  
  128.  
  129.  
  130.   ID Ahead chipset:
  131.  
  132.   old:=rdinx($3CE,$F);
  133.   wrinx($3CE,$F,0);
  134.   if not testinx2($3CE,$C,$FB) then
  135.   begin
  136.     wrinx($3CE,$F,$20);
  137.     if testinx2($3CE,$C,$FB) then
  138.     begin
  139.       case inp($3CF) and $F of
  140.         0:Ahead A;
  141.         1:Ahead B;
  142.     end;
  143.   end;
  144.   wrinx($3CE,$F,old);
  145.  
  146.  
  147.   Modes:
  148.  
  149.   22h  T   132   44  16 (8x8)
  150.   23h  T   132   25  16 (8x14)
  151.   24h  T   132   28  16 (8x)
  152.   25h  G   640  480  16 planar
  153.   26h  G   640  480  16 planar
  154.   2Fh  T   160   50  16
  155.   32h  T    80   34  16
  156.   33h  T    80   34  16
  157.   34h  T    80   66  16
  158.   42h  T    80   34   4
  159.   43h  T    80   45   4
  160.   50h  T   132   25   2
  161.   51h  T   132   28   4
  162.   52h  T   132   44   2
  163.   60h  G   640  400 256 P8
  164.   61h  G   640  480 256 P8
  165.   62h  G   800  600 256 P8
  166.   63h  G  1024  768 256 P8   (Ahead B only)
  167.   6Ah  G   800  600  16 PL4
  168.   70h  G   720  396  16 PL4
  169.   71h  G   800  600  16 PL4
  170.   74h  G  1024  768  16 PL4
  171.   75h  G  1024  768   4 PL2E
  172.   76h  G  1024  768   2 PL1
  173.  
  174.  
  175.   Note: Mode 75h has even bytes in planes 0&2, and odd bytes in planes 1&3.
  176.